74LVC163BQ是NXP公司的一款二進(jìn)制計(jì)數(shù)器產(chǎn)品，74LVC163BQ是可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；同步復(fù)位，本站介紹了74LVC163BQ的封裝應(yīng)用圖解、特點(diǎn)和優(yōu)點(diǎn)、功能等，并給出了與74LVC163BQ相關(guān)的NXP元器件型號(hào)供參考。
74LVC163BQ - 可預(yù)置同步4位二進(jìn)制計(jì)數(shù)器；同步復(fù)位 - 二進(jìn)制計(jì)數(shù)器 - 計(jì)數(shù)器 - 恩智浦, LLC
74LVC163是同步可預(yù)設(shè)二進(jìn)制計(jì)數(shù)器，具有內(nèi)部前視進(jìn)位且可用于高速計(jì)數(shù)。通過(guò)在時(shí)鐘（針腳CP）的正向邊沿上同步所有觸發(fā)器時(shí)鐘提供了同步操作。計(jì)數(shù)器的輸出（針腳Q0至Q3）可預(yù)設(shè)為高電平或低電平。并行使能輸入（針腳PE）上的低電平可禁用計(jì)數(shù)操作并使數(shù)據(jù)輸入（針腳D0至D3）上的數(shù)據(jù)加載到時(shí)鐘正邊沿上的計(jì)數(shù)器中（只要符合PE的設(shè)置和保持時(shí)間要求）。無(wú)論計(jì)數(shù)使能輸入（針腳CEP和CET）上的電平如何都會(huì)發(fā)生預(yù)設(shè)。主復(fù)位輸入（針腳MR）處的低電平會(huì)在時(shí)鐘輸入（針腳CP）下一次正向躍遷后將觸發(fā)器的所有四個(gè)輸出（針腳Q0至Q3）都置于低電平（只要符合PE的設(shè)置和保持時(shí)間要求）。無(wú)論P(yáng)E、CET和CEP輸入針腳上的電平如何都會(huì)發(fā)生該操作。這種同步復(fù)位特性使設(shè)計(jì)者只需一個(gè)外部與非門(mén)即可修改最大計(jì)數(shù)。
前視進(jìn)位可簡(jiǎn)化計(jì)數(shù)器的串行級(jí)聯(lián)。兩個(gè)計(jì)數(shù)使能輸入（針腳CEP和CET）都必須為高電平時(shí)才能進(jìn)行計(jì)數(shù)。CET輸入被前饋是為了使能終端計(jì)數(shù)輸出（針腳TC）。因此而被使能的TC輸出會(huì)產(chǎn)生一個(gè)高電平輸出脈沖，其持續(xù)時(shí)間約等于Q0的高電平輸出。該脈沖可用于使能下一個(gè)級(jí)聯(lián)級(jí)。
級(jí)聯(lián)計(jì)數(shù)器的最大時(shí)鐘頻率由tPHL（CP至TC的傳播延遲）和tsu（CEP至CP的設(shè)置時(shí)間）確定，計(jì)算公式如下：fmax = 1/ (tPHL(max)+tsu)
- 1.2 V至3.6 V的寬電源電壓范圍
- 輸入可接受高達(dá)5.5 V的電壓
- CMOS低功耗
- 具有TTL電平的直接接口
- 同步重置
- 同步計(jì)數(shù)和加載
- 可實(shí)現(xiàn)n位級(jí)聯(lián)的兩個(gè)計(jì)數(shù)使能輸入
- 正沿觸發(fā)的時(shí)鐘
- 符合JEDEC標(biāo)準(zhǔn)：
- JESD8-7A（1.65 V至1.95 V）
- JESD8-5A（2.3 V至2.7 V）
- JESD8-C/JESD36（2.7 V至3.6 V）
- ESD保護(hù)：
- HBM JESD22-A114F超過(guò)2000 V
- MM JESD22-A115-B超過(guò)200 V
- CDM JESD22-C101E超過(guò)1000 V
- 額定溫度范圍為-40 °C至+85 °C和-40 °C至+125 °C
